

選択した問題は、選択欄の(選)をマークしてください。マークがない場合は、採点されません。

問 12 次のアセンブラプログラムの説明及びプログラムを読んで、設問 1～3 に答えよ。

〔プログラム 1 の説明〕

64 ビット符号なし整数の加算を行う副プログラム ADD64 である。64 ビット符号なし整数の主記憶への格納方法を、図 1 に示す。

N 番地	N+1 番地	N+2 番地	N+3 番地
最上位 16 ビット	第 2 位 16 ビット	第 3 位 16 ビット	最下位 16 ビット

図 1 64 ビット符号なし整数の主記憶への格納方法

(1) GR1 及び GR2 には、それぞれ次の内容が設定されて、主プログラムから渡される。

GR1, GR2: 加算の対象となる二つの 64 ビット符号なし整数を格納する領域の先頭アドレス。各領域はそれぞれ連続した 4 語から成る。

ここで、GR1 と GR2 の値が等しい場合を除き、GR1 と GR2 が指し示す領域は重ならないものとする。

(2) 副プログラム ADD64 は、GR1 に設定されたアドレスから始まる連続した 4 語の領域に、加算の結果を格納する。このとき、桁あふれは発生しないものとする。

(3) 副プログラム ADD64 から戻るとき、汎用レジスタ GR1～GR7 の内容は元に戻す。

〔プログラム 1〕

(行番号)

```

1  ADD64   START
2          RPUSH
3          LD   GR0, =0
4          LAD  GR3, 3, GR1
5          LAD  GR4, 3, GR2

```

```

6 LOOP      LD    GR5,=0
7           ADDL GR0,0,GR3
8           JOV  OV1
9           JUMP NOV1
10  OV1     
11  NOV1    ADDL GR0,0,GR4
12           JOV  OV2
13           JUMP NOV2
14  OV2     
15  NOV2    ST    GR0,0,GR3
16           LD    GR0,GR5
17           
18           JZE  EXIT
19           SUBL GR3,=1
20           SUBL GR4,=1
21           
22  EXIT    RPOP
23           RET
24           END

```

設問1 プログラム1中の  に入れる正しい答えを、解答群の中から選べ。

a, bに関する解答群

- |               |              |               |
|---------------|--------------|---------------|
| ア AND GR5,=1  | イ CPL GR3,=0 | ウ CPL GR3,GR1 |
| エ CPL GR3,GR2 | オ LD GR5,=1  |               |

cに関する解答群

- |            |             |            |
|------------|-------------|------------|
| ア JOV LOOP | イ JUMP LOOP | ウ JZE LOOP |
|------------|-------------|------------|

設問2 次の記述中の  に入れる正しい答えを、解答群の中から選べ。

GR1 及び GR2 に設定したアドレスから始まる連続した4語の領域に、図2のとおり値を格納して副プログラム ADD64 を実行したとき、行番号7の命令を2回目に実行した後の GR0 の値は  である。

(GR1)番地	(GR1)+1番地	(GR1)+2番地	(GR1)+3番地
#3F1D	#B759	#2E0C	#A684
(GR2)番地	(GR2)+1番地	(GR2)+2番地	(GR2)+3番地
#2E0C	#A684	#3F1D	#B759

図2 主記憶に格納した値

dに関する解答群

ア #0000	イ #0001	ウ #2E0C
エ #2E0D	オ #3F1D	カ #3F1E

設問3 副プログラム ADD64 を使用して、32 ビット符号なし整数の乗算を行う副プログラム MUL32 を作成した。プログラム 2 中の  に入れる正しい答えを、解答群の中から選べ。

[プログラム 2 の説明]

(1) 32 ビット符号なし整数の主記憶への格納方法を、図 3 に示す。




図3 32 ビット符号なし整数の主記憶への格納方法

(2) GR1～GR3 には、それぞれ次の内容が設定されて、主プログラムから渡される。

GR1, GR2: 乗算の対象となる二つの 32 ビット符号なし整数を格納する領域の先頭アドレス。各領域はそれぞれ連続した 2 語から成る。

GR3: 乗算結果となる 64 ビット符号なし整数を格納する領域の先頭アドレス。領域は連続した 4 語から成る。

ここで、GR1, GR2 及び GR3 が指し示す領域は互いに重ならないものとする。

(3) 副プログラム MUL32 から戻るとき、汎用レジスタ GR1～GR7 の内容は元に戻す。

アセンブラ

[プログラム 2]

```

MUL32  START
        RPUSH
        LAD  GR7, TEMP ; 初期化
        LD   GR0, 0, GR1 ; } GR1 から始まる 2 語の領域の値を,
        ST   GR0, 2, GR7 ; } TEMP から始まる 4 語の領域のうちの
        LD   GR0, 1, GR1 ; } 下位 2 語に格納
        ST   GR0, 3, GR7 ; }
        LD   GR0, =0
        ST   GR0, 0, GR7 ; } TEMP から始まる 4 語の領域のうちの
        ST   GR0, 1, GR7 ; } 上位 2 語に 0 を格納
        ST   GR0, 0, GR3 ; }
        ST   GR0, 1, GR3 ; } GR3 から始まる 4 語の領域に 0 を格納
        ST   GR0, 2, GR3 ; }
        ST   GR0, 3, GR3 ; }
        LD   GR5, =0 ; ループカウンタ
        LD   GR4, GR2 ; GR2 の値を GR4 に退避

LOOP    LD   GR6, GR5
        SUBL GR6, =16
        e
        LD   GR0, 0, GR2
        SRL  GR0, 0, GR6
        JUMP TESTBIT

LOWORD  LD   GR0, 1, GR2
        SRL  GR0, 0, GR5

TESTBIT AND  GR0, =#0001
        JZE  EXITLOOP
        LD   GR1, GR3
        LAD  GR2, TEMP
        CALL ADD64

EXITLOOP CPL  GR5, =31
        JZE  EXIT
        ADDL GR5, =1
        LAD  GR1, TEMP
        f
        CALL ADD64
        LD   GR2, GR4 ; GR4 に退避した値を GR2 に復帰
        JUMP LOOP

EXIT    RPOP
        RET

TEMP   DS   4
        END

```

e, fに関する解答群

ア JMI LOWORD

エ JZE LOWORD

キ LD GR2, GR3

イ JNZ LOWORD

オ LAD GR2, TEMP

ク LD GR2, TEMP

ウ JPL LOWORD

カ LD GR2, =1